Tantárgy » BMEVIEEAV11
Áramkörtervezés az absztrakciótól a realizációig
Circuit Design from Abstraction to Realisation
A tantárgyleírás hatályossága
Hatályosság kezdete:
—
Hatályosság vége:
—
| Tantárgy neve (magyarul, angolul) |
Áramkörtervezés az absztrakciótól a realizációig
Circuit Design from Abstraction to Realisation
|
||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Tantárgykód | BMEVIEEAV11 | ||||||||||||
| Tantárgyjelleg | — | ||||||||||||
| Képzési szint | — | ||||||||||||
| Kurzustípusok és óraszámok (heti/féléves) |
|
||||||||||||
| Tanulmányi teljesítmény/értékelés típusa | félévközi érdemjegy | ||||||||||||
| Tantárgy kreditértéke | 2 | ||||||||||||
| Tantárgyfelelős |
Dr. Czirkos Zoltán
beosztás: adjunktus
elérhetőség:
czirkos-EZT-TOROLD-KI@eet.bme.hu
|
||||||||||||
| Tantárgyat gondozó oktatási szervezeti egység |
—
|
||||||||||||
| Kar | |||||||||||||
| Tantárgy weboldala | — | ||||||||||||
| Tantárgy elsődleges mintatantervi jellege | — | ||||||||||||
| Közvetlen előkövetelmények – Erős előkövetelmény | nincs | ||||||||||||
| Közvetlen előkövetelmények – Gyenge előkövetelmény | nincs | ||||||||||||
| Közvetlen előkövetelmények – Párhuzamos előkövetelmény | nincs | ||||||||||||
| Közvetlen előkövetelmények – Mérföldkő előkövetelmény | nincs | ||||||||||||
| Közvetlen előkövetelmények – Kizáró feltétel | nincs |
Célkitűzés
Tantárgyprogram
A digitális rendszertervezésben alkalmazott elvonatkoztatási szintek jellegzetességeinek és optimalizációs szempontjainak bemutatása után a félév első részében a magas szintű programozási paradigmák (procedurális és objektumorientált) különböző formális nyelvi eszközei kerülnek bemutatásra egy-egy tárolt programú mikroprocesszoros rendszer különböző absztrakt modelljein keresztül. A félév második részének központi témája az algoritmusszintű modellek felhasználásával elkészített regiszter-transzfer szintű (Register-Transfer Level, RTL) reprezentációk tervezésének folyamata. Az előadás-sorozat e része a SystemC-alapú HW/SW együttes tervezést, az ugyancsak SystemC-re épülő ciklushelyes modellezést, valamint a VHDL nyelvre épülő, automatizált áramkörszintézisre optimalizált tervezési módszereket és technikákat mutatja be a korábban megismert demonstrációs célú mikroprocesszoros rendszermodellek különböző implementációinak segítségével. A tárgy továbbá áttekintést nyújt az áramköri tervek fizikai megvalósításának lehetséges technológiáiról, beleértve a standard cellás ASIC és programozható logikai áramköröket (CPLD-k, FPGA-k). A félév záró részében az összetett digitális rendszerek magas szintű verifikációs módszerei (e nyelv, eRM verifikációs módszertan) kerülnek bemutatásra.
Heti bontásban:
1. hét: Elvonatkoztatási szintek a digitális rendszertervezésben
2. hét: Mikroprocesszorok algoritmusszintű modellezése: procedurális megközelítés
3. hét: Mikroprocesszorok algoritmusszintű modellezése: objektumorientált megközelítés
4. hét: A VHDL áttekintése: szintetizálható nyelvi szerkezetek RTL tervezéshez
5. hét: VHDL-alapú RTL tervezés
6. hét: RTL optimalizáció I.: alapfogalmak
7. hét: RTL optimalizáció II.: Clock Domain Crossing (CDC), Reset
8. hét: RTL optimalizáció III.: adatút-optimalizálás: erőforrásigény, időzítés, fogyasztás
9. hét: Mikroprocesszorok RTL modellezése
10. hét: A SystemC RTL áttekintése, procedurális modellek felhasználása ciklushelyes modellezésben SystemC burkolókkal
11. hét: Implementációs technológiák: stdcell ASIC, CPLD, FPGA
12. hét: ASIC verifikáció I.: alapfogalmak
13. hét: ASIC verifikáció II.: Az eRM verifikációs módszertan
Heti bontásban:
1. hét: Elvonatkoztatási szintek a digitális rendszertervezésben
2. hét: Mikroprocesszorok algoritmusszintű modellezése: procedurális megközelítés
3. hét: Mikroprocesszorok algoritmusszintű modellezése: objektumorientált megközelítés
4. hét: A VHDL áttekintése: szintetizálható nyelvi szerkezetek RTL tervezéshez
5. hét: VHDL-alapú RTL tervezés
6. hét: RTL optimalizáció I.: alapfogalmak
7. hét: RTL optimalizáció II.: Clock Domain Crossing (CDC), Reset
8. hét: RTL optimalizáció III.: adatút-optimalizálás: erőforrásigény, időzítés, fogyasztás
9. hét: Mikroprocesszorok RTL modellezése
10. hét: A SystemC RTL áttekintése, procedurális modellek felhasználása ciklushelyes modellezésben SystemC burkolókkal
11. hét: Implementációs technológiák: stdcell ASIC, CPLD, FPGA
12. hét: ASIC verifikáció I.: alapfogalmak
13. hét: ASIC verifikáció II.: Az eRM verifikációs módszertan
A tantárgy célja a hallgató tudásának elmélyítése, annak ismertetése, hogy milyen elvonatkoztatásokat alkalmazunk összetett digitális rendszerek tervezése során, és a különböző formális nyelvek (magas szintű programozási és hardverleíró nyelvek) hogyan alkalmazhatók speciálisan az összetett digitális rendszerek leírásában, tervezésében és funkcionális verifikációjában.
Tanulmányi eredmények
Ez a tantárgy a KKK rendeletben meghatározott, következő kompetenciák fejlesztését szolgálja:
Tudás
Nincsenek rögzített tanulási eredmények.
Képességek
Nincsenek rögzített tanulási eredmények.
Attitűd
Nincsenek rögzített tanulási eredmények.
Autonómia és felelősség
Nincsenek rögzített tanulási eredmények.
Oktatási módszertan
Heti 2 óra előadás.
Tanulástámogató anyagok
Online források
Elektronikusan elérhető előadás fóliák, oktató által készített segédanyagok, forráskódok.
A tantárgy teljesítéséhez ajánlott előzetes ismeretek
Tudás típusú kompetenciák
(azon előzetes ismeretek összessége, amelyek megléte nem kötelező, de a tantárgy eredményes teljesítését nagyban elősegíti)
Mikroprocesszor architektúrák, C és C++ programozási nyelvek alapszintű ismerete. VHDL vagy Verilog alapszintű ismerete.
Képesség típusú kompetenciák
(azon előzetes képességek és készségek összessége, amelyek megléte nem kötelező, de a tantárgy eredményes teljesítését nagyban elősegíti)
nincs
Ajánlott (nem kötelező) előzetesen megszerzendő kompetenciák
(azon ajánlott (nem kötelező) előzetesen megszerzendő kompetenciák összessége, amelyek jelentősen hozzájárulnak a tantárgy eredményes teljesítéséhez)
Mikroprocesszor architektúrák, C és C++ programozási nyelvek alapszintű ismerete. VHDL vagy Verilog alapszintű ismerete.
Általános szabályok
Követelmények:
a. Opcionális otthoni házi feladat elkészítése.
Egy zárthelyi dolgozat írása.
b. A tárgy sikeres teljesítésének feltételei: zárthelyi legalább elégséges megoldása.
c. A félévközi jegy a zárthelyin elért pontszám alapján, az opcionálisan benyújtott házi feladatra adott pontszámmal való korrekció után alakul ki. Az opcionális házi feladat a pótlási héten még beadható. A házi
feladatra legfeljebb a zh-n elérhető maximális pontszám 25%-a adható.
Pótlási lehetőségek:
A tárgyból 1 pót ZH-t és 1 pót-pót ZH-t iratunk a pótlási időszakban.
Teljesítményértékelési módszerek
Szorgalmi időszakban végzett teljesítményértékelések részletes leírása
Nincs megadva részletes értékelés.
Szorgalmi időszakban végzett teljesítményértékelések részaránya
Nincs megadva részarány.
Vizsgaidőszakban végzett teljesítményértékelések részletes leírása
Nincs megadva részletes értékelés.
Vizsgarészek részaránya
Nincs megadva részarány.
Érdemjegy megállapítása
Nincs megadva érdemjegy határ.
Jelenléti és részvételi követelmények
Nincs megadva jelenléti követelmény.
Javítás, ismétlés és pótlás különös szabályai
Nincs megadva.
Rövid leírás
Nincs megadva.
Részletes leírás
Nincs megadva.
Ajánlott tantárgyak
Digitális technika 1-2 (VIIIAA01, VIIIAA02), A programozás alapjai 1-2 (VIHIAA01, VIAUAA00)
A tantárgy elvégzéséhez szükséges tanulmányi munka
Nincs megadva munkaidő bontás.
Tantárgykövetelmények hatályossága
Tantárgykövetelmények hatályosságának kezdete:
—
Tantárgykövetelmények hatályosságának vége:
—
Tantervi elhelyezés
Nincsenek rögzített tantervi elhelyezések ehhez a tárgyverzióhoz.