High-Level Logic Synthesis

Az algoritmustól a szilíciumban történő megvalósításig terjedő szintézis folyamat főbb fázisainak áttekintése ( specifikációs, viselkedési, strukturális, geometriai és technológiai szintek).

A specifikációs és a viselkedési szinten megfogalmazható tervezési célkitűzések. A specifikációban rejlő szabadsági fokok kihasználása (az elemi műveletek definíciója, párhuzamosság-vizsgálat, rekurzív hurkok kezelése, feltételes elágazások kezelése, kanonikus specifikáció létrehozása). Vezérlési- és adatfolyam elvű leírási módok a kanonikus specifikáció alapján (az adatfolyam elvből származó peremfeltételek ütemezett szinkron vezérlés esetén, központi vezérlő egység leválasztási módjai, egyszerű elosztott vezérlés meghatározása, kanonikus viselkedési adatmező kialakítása). A viselkedési szint tervezési lépései (nonpipeline és pipeline ütemezés célkitűzése, közbenső tárolók behelyezése és elemi operációk többszörözése, a művelet-összevonó módszerek célja, idő-tér döntések, a strukturális leírás kialakítása).

Ütemező (scheduling) módszerek (ASAP és ALAP ütemezés, integer programozás alkalmazása, erővezérelt algoritmusok, listaorientált algoritmusok., heurisztikus késleltetés-elhelyező módszerek). Előre megadható pipeline újraindítási időre való tervezés.

Művelet-összevonó és elhelyező (allocation) módszerek (az egyidejűség egyszerű kizárása, azonos operációk összevonása, regiszter-blokkok elkülönített kezelése, szisztolikus, iteratív, celluláris és egyéb homogén reguláris struktúrák kialakításának speciális követelményei, az összeköttetések számának redukálása).

Költségfüggvények definiálása. Az újraindítási és a lappangási idő változtatásának hatásvizsgálata. Feladatfüggő lokális optimumok meghatározásának módszere.

A VHDL, mint viselkedési és strukturális szintű leírónyelv főbb szabályai és alkalmazástechnikája.

Tervezési példák a magasszintű logikai szintézis tipikus benchmark feladataira (digitális konvolúció, gyors Fourier-transzformáció, mátrix aritmetika, rendezés, válogatás, szűrés, korrelációs számítások). Az eredmények összehasonlíthatósági analízise, következtetések.

A magasszintű logikai szintézis eredményeként létrejövő struktúra-specifikáció leírása VHDL nyelven és illesztése a további tervezési lépéseket végrehajtó CAD rendszerekhez (CADENCE, Mentor-Graphics, stb.).